Morecoin editor docker容器 rest ipad random 网络营销推广 proxy combobox jackson mono Modernizr 管理后台框架 河南网络推广 photoshop cs3 教程 input取消边框 linux查询文件内容 安装mysql mysql插入 destoon python加注释 python算法 python中的index python中get函数 javalabel java实现接口 java使用mysql java注释 java基本类型 java获取当前日期 java连接sql asp建站系统 高效能人士的七个习惯pdf stata软件 零基础学python vue上传文件 ps选择反向快捷键 dnf男柔道加点 js包含字符串 五子棋大师
当前位置: 首页 > 学习教程  > 编程语言

[Verilog]同步FIFO案例 --- 参数化的module

2020/9/19 14:32:34 文章标签:

                         同步FIFO案例 --- 参数化的module

 

一、同步FIFO设计要点

 

二、同步FIFO范例

module cm_slv_dec_sync_fifo #(
  parameter    FIO_DATA_WIDTH = 32'd32,
  parameter    FIO_DATA_WIDTH = 32'd32
) (
  input                                fifo_rstb,
  input                                fifo_clk,
  //write clock domain
  input                                fifo_wr_req,
  input  [FIFO_DATA_WIDTH-1:0]         fifo_wr_data,
  output                               fifo_wr_ack,
  //read clock domain
  output                               fifo_rd_req,
  output  [FIFO_DATA_WIDTH-1:0]        fifo_rd_data,
  input                                fifo_rd_ack,
)

localparam FIFO_PTR_BIT = clog2(FIFO_DATA_DEPTH);

integer j;

reg [FIFO_DATA_WIDTH-1:0]              fifo_mem[FIFO_DATA_DEPTH-1:0];
reg [FIFO_PTR_BIT:0]                   wr_ptr;
reg [FIFO_PTR_BIT:0]                   rd_ptr;

write                 

本文链接: http://www.dtmao.cc/news_show_200108.shtml

附件下载

相关教程

    暂无相关的数据...

共有条评论 网友评论

验证码: 看不清楚?